(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-196494

(43)公開日 平成6年(1994)7月15日


(51) Int.Cl.5	識別記号	广内整理番号	FI				技術表示簡所
HO1L 21/336 29/784		9054 - 4 M 9054 - 4 M	H01L	29/78		3 0 1 3 0 1	L P
			3	審査請求	未請求	請求	頃の数1(全 4 頁)
(21) 出願番号	特願平4 -342488		(71)出願人	000001258 川崎製鉄株式会社			
(22) 出 願 日	平成4年(1992)12月22日			兵庫県神 号	神戸市中!	央区北	本町通1丁目1番28
			(72)発明者	東京都日			2丁目2番3号 川 社内
			(74)代理人				

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】LDDトランジスタ構造のゲート電極形成を1 回のイオン注入によって実施でき、優れたLDD構造を 得る。

[構成] ゲート電極形成において、基板 1、ゲートS i 〇: 膜2上に最初にポリシリコン3を成膜し、その上に アモルファスシリコン4を成膜し、フォトレジスト5を 載せて、このシリコン膜をノンドープのままドライエッ チング6を行う。アモルファスシリコン4の側面7は垂 直になり、ポリシリコン3の側面8はテーパ状となる。 次にイオン注入すれば優れたLDD構造のゲート電極が 形成される。



【特許請求の範囲】

【請求項1】 LDDトランジスタ構造の形成におい て、最初にポリシリコンを成膜し、引き続きアモルファ スシリコンを成膜し、このシリコン膜をノンドープのま まドライエッチングし、ゲート電極を形成した後、ゲー ト及びソース、ドレイン領域に同時に不純物イオン注入 を行うことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

を有する半導体装置の製造方法に関する。

[0002]

【従来の技術】LDD (lightly doped drain:低濃度ドープドレイン) トランジスタは、 一般に次の工程によって作成されている。

- (1) ゲート電極を形成する。
- (2) イオン注入により低濃度の、浅いソース・ドレイ ン領域を形成する。
- (3) CVDによって酸化膜デポジッションを行う。
- ドウォールを形成する。このサイドウォールにより、次 の工程でイオン注入された領域の横方向拡散の先端部は ポリシリコンの位置とサイドウォールの幅によって決ま
- (5) イオン注入によって高濃度のソース・ドレイン領 域を形成する。このとき、ゲートは高濃度にドープされ たソース・ドレイン領域とオーバーラップせず、ドレイ ンーチャンネル界面における低い不純物勾配を実現する ことができる。

[0003]

【発明が解決しようとする課題】上記従来技術ではイオ ン注入工程が2回となるほか、サイドウォール形成工程 などプロセスが複雑でコストがかかる。またサイドウォ ール形成の際のSiOzエッチングによってSi基板の 掘れ込みが生じ、これが欠陥層のもとになり、接合リー クが発生するという問題があった。

【0004】本発明はこのような問題点を解決し、簡易 に、優れたLDDトランジスタを形成する方法を提供す ることを目的とする。

[0005]

【課題を解決するための手段】本発明は、ゲート電極材 料の下層をポリシリコン、上層をアモルファスシリコン とし、ノンドープのまま異方性エッチングを行うことに よって、上層のアモルファスシリコン層の側壁は垂直 に、下層のポリシリコン層の側壁はテーパ形状にエッチ ングされることを利用している。この際、エッチング条 件はマルチステップにする必要はなくアモルファスシリ コン層を垂直にエッチングできる条件の1工程のみでよ

ヤネル側にはP* あるいはAs* を、Pチャネル側には B* あるいはBF2*をイオン注入する。これによりソー ス・ドレイン形成と同時にゲート電極にも高濃度に不純 物を注入することがででき、また、ゲート電極のポリシ リコン層がテーパ形状となっているため、このソース・ ドレインへの高濃度イオン注入を1回だけ行うことによ って、LDD構造を形成することが可能となる。

[0007]

【作用】従来方法では、(1)ゲートポリシリコン成 【産業上の利用分野】本発明はLDDトランジスタ構造 10 膜、(2) 不純物注入及びアニール、(3) ゲート加 二、(4)低濃度イオン注入、(5)サイドウォール形 成、(6)高濃度イオン注入と6工程必要であったが、 本発明方法によれば、(a) ゲート(ポリノアモルファ ス)シリコン成膜、(b)ゲート加工、(c)高濃度イ オン注入、(d) ゲートエッチング (等方エッチ) と4 工程に省略することができる。

【0008】ポリシリコン成膜とアモルファスシリコン 成膜は減圧CVD装置により、成膜温度を600℃以 上、570℃以下にそれぞれ設定し、成膜涂中で変更す (4) 異方性エッチングを行い、ゲート電極側壁にサイ 20 ることにより同一工程において成膜することができる。 また、サイドウォール形成におけるSiOzエッチング を省略することができるので、基板の掘れ込みが生じた い。従って、接合リーク欠陥を防ぐことができる。 [00091

> 【実施例】ゲート酸化膜上に、滅圧CVD装置で、ポリ シリコン及びアモルファスシリコン膜を成膜する。この シーケンスを図7に示した。ポリシリコン膜を620℃ で1500人成膜し、ポリシリコン成膜後、炉の温度を 550℃に下げることによって、アモルファスシリコン 30 を成膜する。アモルファスシリコンの膜厚は3000A とする。図1にこれを示すもので、シリコン基板1、ゲ ートSiO2 膜2の上に620℃でポリシリコン3を1 500点、その上にアモルファスシリコン4を3000 A形成し、フォトレジストラを載せたものである。

【0010】次にRIE装置で次の条件によりゲートエ ッチングする。

使用ガス : CCla /He/Oz

 $= (90 \sim 100) / 350 / 20 (sccm)$

:290~360 (mTorr) 圧力

40 RFパワー: 120~150 (W)

電極温度 : 45~55 (℃)

図2に示すように、異方性ニッチング6を受けたアモル ファスシリコン4の層の側面7は垂直に、ポリシリコン 3の層の側面8はテーパ形状となる。図3に示すように ポリシリコン3のテーパ形状となる幅は0.15μm程 度である。

【0011】次に図4に示すように基板内の領域9内に イオン注入を行う。Nチャネル側にはAsを40Ke V、5×10⁻⁵ / c m² でイオン注入し、P チャネル側 【0.0.0.6】次にソース・ドレイン領域形成のためNチー50 にはBF。を4.0KeV、5 imes 1.0 $^{-5}$ / c m^2 でイオン

3

注入する。ゲート電極12にも高速度に不純物注入を行うことができ、次いでアニールすると、図5に示すようにNチャンネル側ではN・ソース・ドレイン10、N・ソース・ドレイン11が形成される。

【0012】最後に図6に示すようにゲートシリコン譲 12をケミカルドライエッチにより等方エッチングし、ゲート下端の長さをソース・ドレインの低濃度側に合う ようにする。エッチング部13のエッチング量は1000人である。このようにして形成されたトランジスタは、従来のサイドウォール長0.15 μ mのLDDトラ 10ンジスタと同等の性能をもっている。

[0013]

【発明の効果】本発明によれば、下層にはポリシリコン層、上層にはアモルファスシリコン層を形成し、これをノンドープのままドライエッチングすることによって、アモルファス層の側面は鉛直に、ポリシリコン層の側面はテーパ状となる。従って、1回のイオン注入によって、優れたLDD構造をもつドレイン領域を形成することが可能となった。

【図面の簡単な説明】

【図1】レジスト成形時の断面図である。

【図2】異方性エッチング工程の説明図である。

【図3】 異方性エッチング工程終了時の説明図である。

【図4】イオン注入工程の説明図である。

【図5】焼鈍後の断面図である。


【図6】シリコンエッチング工程の断面図である。

【図7】シリコン成膜時の温度パターン図である。


【符号の説明】

1 S i 基板	2	ゲートSi
○2 膜		
3 ポリシリコン	4	アモルファ
スシリコン		
5 フォトレジスト	6	エッチング
7,8 倒面	9	領域
10 N- ソース・ドレイン	1 1	N+ ソー
ス・ドレイン		
12 ゲートシリコン膜	1 3	エッチン
グ部		







[図2]




[図3]




[図4]



【図5】



[図6]



[図7]

